在一个项目中，通常都是许多开发人员共同参与。那么不…
波特率是指每秒钟发送或接收的位（ Bits）的总量…
波特率是指每秒钟发送或接收的位（ Bits）的总量…
本节课主要和大家一起学习Verilog 语法练习（…
本节课主要和大家一起学习Verilog 语法练习（…
20M采样率的ADC（给ADC的时钟也是FPGA的…
20M采样率的ADC（给ADC的时钟也是FPGA的…
上一篇文章Vivado软件 调试工具的使用初步中简…
上节内容讲解了计算机异步串行接口（UART）的基本…
上节内容讲解了计算机异步串行接口（UART）的基本…
异步串行口是计算机的标准接口之一，应用非常广泛，在…
I2C接口在小颗非易失性存储芯片EEPROM上经常…
在数字系统设计及应用中，通信的应用占有很大的篇幅，…
在数字系统设计及应用中，通信的应用占有很大的篇幅，…
DDR位宽，时钟频率平衡与功耗分析，UART协议 …
本节课主要和大家一起学习Verilog 语法练习（…
门级仿真、后仿真（时序仿真）中触发器时序分析 通用…
复习以太网数据包的格式 门级仿真、后仿真（时序仿真…
在网络综合设计中，IP层发送模块中将数据写入MAC…
在网络综合设计中，IP层发送模块中将数据写入MAC…
在网络综合设计中，IP层发送模块中将数据写入MAC…
在网络综合设计中，IP层发送模块中将数据写入MAC…
LPM_CONSTANT IP与In-System…
Quartus 中In-System Memory…
由于双口RAM在实际应用中会经常出现a，b端口不等…
由于双口RAM在实际应用中会经常出现a，b端口不等…
在一个项目中，通常都是许多开发人员共同参与。那么不…
Quartus和vivado如何进行“门级仿真和后…
如果在组合逻辑电路的书写方式中形成锁存器的话，组合…
本节课主要和大家一起学习Verilog 语法练习（…
本节课主要和大家一起学习Verilog 语法练习（…
Xilinx UG900里面有详细介绍关于仿真的相…
本节内容对双口RAM进行深度测试与仿真，主要内容是…
本节内容对双口RAM进行深度测试与仿真，主要内容是…
上节内容讲解了双口RAM的生成步骤以及各选项的细节…
上节内容讲解了双口RAM的生成步骤以及各选项的细节…
本节课主要和大家一起学习Verilog 语法练习（…
本节课主要和大家一起学习Verilog 语法练习（…
本节课主要和大家一起学习Verilog 语法练习（…
本节课主要和大家一起解答问题答疑（20）中的问题
这两种设计有什么区别，哪个才更合适。 第一种是第一…
上节内容讲解了单口RAM及使用，本节着重介绍双口R…
上节内容讲解了单口RAM及使用，本节着重介绍双口R…
本文主要给大家介绍如何在仿真中使用forkR…
上节内容讲解了ROM的生成、配置与使用，本节内容讲…
上节内容讲解了ROM的生成、配置与使用，本节内容讲…
Freedom Studio版本FreedomSt…
本节课主要和大家一起解答问题答疑（16）-（19）…
本节课主要和大家一起解答问题答疑（16）-（19）…
本节课主要和大家一起解答问题答疑（16）-（19）…