一、FPGA与Verilog课程简介
- FPGA与Verilog课程简介-视频教程
- Verilog 简介-视频教程
- FPGA开发板简介
- FPGA 开发板FII-PRA006/010硬件资料-视频教程
- FII-PRX100-D(ARTIX 100T,XC7A100T)硬件参考指南
二、Verilog 基本语法
- Verilog程序架构
- 模块与端口-视频教程
- 注释语句与文件头部编写-视频教程
- Verilog module 模块例化与简单层次电路设计-视频教程
- FPGA 双向口的使用及Verilog实现-视频教程
- 模块语句编程实验
- TTL，CMOS，LVTTL，LVCMOS电平标准-视频教程
- Quartus 实验环境搭建
- Quartus 安装步骤-视频教程
- Quartus 创建工程-视频教程
- Verilog（FPGA）的设计方法与设计流程-视频教程
- Linux(Ubuntu)下FII-PRA006（Altera FPGA开发板）使用FTDI JTAG
- FII-PRA006/010 开发板 固化/烧录程序到FLASH
- FPGA设计流程（Quartus )
- Quartus 编辑/编译-视频教程
- Quartus FPGA 管脚锁定-视频教程
- FII-PRA006/010 常见下载，JTAG 配置，以及常见问题解决
- Vivado 实验环境搭建
- Vivado软件安装步骤-视频教程
- Vivado软件的使用
- Vivado中综合，实现，编程和调试工程可能会出现的问题
- FII-PRX100-D开发板FPGA的烧录Flash和RISC-V 软件代码下载-视频教程
- 板级硬件实验
- Verilog 标识符与数据类型
- Verilog标识符与关键字-视频教程
- Verilog 位数据及数值表示方法-视频教程
- Verilog变量声明与基本数据类型1(wire, reg)
- Verilog 变量声明与扩展数据类型2
- Verilog 变量声明与数据类型3（可变的向量域选择）
- Verilog 预编译（宏，参数，…）
- 实验设计与 modelsim 仿真
- Verilog中的时间尺度与延迟
- Quartus II 18.x Modelsim仿真设置
- Testbench 编写初步
- 利用tb在modelsim下仿真初步-视频教程
- Quartus II仿真文件使用的理解及问题解决
- Verilog 运算符
- Verilog运算符分类
- 逻辑算符及表达式-视频教程
- 关系运算符及表达式-视频教程
- 等式运算符及表达式
- 按位运算符及表达式
- 算术运算符及表达式
- 移位运算符及表达式
- 位拼接运算符及表达式
- 归约运算符及表达式
- 运算符优先级
- Verilog中not、！、~的区别
- Verilog 中信号或数值’X’是如何使用的-视频教程
- Verilog语法阶段性练习
- Verilog语法练习（1）简单组合逻辑
- Verilog语法练习（2）向量
- Verilog语法练习（3）模块例化
- Verilog语法练习（4）组合逻辑，避免latch产生
- Verilog语法练习（5）BCD加法器
- Verilog 表达式与 语句
- 并发赋值语句与并发过程-视频教程
- 顺序语句-视频教程
- always 过程
- 函数调用–function
- 函数调用–function-视频教程-1
- 函数调用–function-视频教程-2
- Verilog中function在PRBS方面的应用
- Verilog 任务（task）的语法与使用
-
- 分支判断语句
- 循环语句
- Verilog 中阻塞与非阻塞赋值语句
- 变量类型及使用范围深入探讨
- Verilog 中generate 语句
- 实验设计 modelsim 仿真
- Verilog testbench编写进阶（1）–$display-视频教程
- Verilog testbench 编写进阶（2）–$monitor
- Verilog testbench编写进阶（3）–$strobe，$write
- Testbench 编写进阶（4）–数学函数及clog2(x)
- Modelsim仿真进阶
- Verilog仿真中fork…join的原理和使用-视频教程
- Verilog仿真中检测上升沿和下降沿-视频教程
- Verilog 仿真中 $timeformat 使用-视频教程
- Verilog 语言中event 语法-视频教程
三、Verilog 程序设计初步
-
- Quartus 图形输入层次电路设计
- Quartus 图形界面的设计输入方法
- Quartus 图形输入法自底向上的设计方法
- Quartus 基于图形设计输入自顶向下的设计方法
- 组合电路设计
- 全加器，全减器，累加器设计
- 乘法器的设计及仿真注意事项-视频教程
- 优先编码器的设计及Verilog 描述-视频教程
- 3/8译码器及Verilog不同实现方法-视频教程
- 3/8译码器的不同实现在FPGA上综合后逻辑比较
- 数码管原理与显示译码原理
- 数码管显示译码及Verilog 代码实现
- 数据选择器
- 数据分配器-视频教程
- Verilog时序电路设计
- 时钟的使用及触发器模型
- PLL 设置与使用
- Quartus 下PLL生成、设置与使用
- 分频器的设计
- Verilog 计数器设计及触发器模型深度分析
- 数码管译码与扫描
- 自适应按键去抖Verilog实现与FPGA板载测试
- 复杂数字钟设计与FPGA板载实验
- 利用Verilog 进行复杂数字钟设计（1）–程序功能划分技巧
- 复杂数字钟设计（2）—按键去抖-视频教程
- 复杂数字钟设计（3）—BCD码计数
- 复杂数字钟设计（4）–分频与显示译码-视频教程
- 复杂数字钟设计（5）–调度分析与设计-视频教程
- 复杂数字钟设计（6）–模块组装及硬件调试(PRA006)
- 复杂数字钟设计（7）–模块组装及硬件调试(PRX100-D)
- Quartus QSF约束文件定义与使用-视频教程
- FPGA中 同步复位（sync）和异步复位（async）的使用
- 阻塞与非阻塞赋值语句深度探讨及的使用技巧（1）-视频教程
- 阻塞与非阻塞赋值语句深度探讨及的使用技巧（2）-视频教程
- Verilog语法练习（6）触发器模型
- Verilog语法练习（7）计数器，算术右移，LFSR实现
- Verilog问题答疑
- Verilog问题答疑（1）16分频器的设计，竞争与冒险–视频教程
- Verilog问题答疑（2）锁存器和触发器的异同点，进程与线程–视频教程
- Verilog问题答疑（3）多路LVDS配置，终端电阻–视频教程
- Verilog问题答疑（4）终端电阻，线性反馈移位寄存器–视频教程
- Verilog问题答疑（5）异步数据交换，LUT,MUX在Verilog语言中的映射–视频教程
- Verilog问题答疑（6）LUT,MUX在Verilog语言中的映射,原语/IP核的优缺点–视频教程
- Verilog问题答疑（7）学习AD9467芯片–视频教程
- Verilog问题答疑（8）学习AD9467芯片–视频教程
- Verilog问题答疑（9）wire 变量 映射到FPGA内部，向量与数组的区别，FIFO可编程满–视频教程
- Verilog问题答疑（10）16分频器如何画图连接触发器–视频教程
- Verilog问题答疑（11）学习AD9467芯片： dBFS，SNR，DNL，INL–视频教程
- Verilog状态机设计
- 状态机概述
- 状态机建模与Verilog程序设计–摩尔机与梅利机
- 状态机中状态编码格式
- 状态机分段描述方法
- 状态机的设计与应用
- Verilog实现16进制到10进制（BCD）转换（1）加减计数法
- Verilog实现16进制到10进制（BCD）转换（1）加减计数法-视频教程-1
- Verilog实现16进制到10进制（BCD）转换（1）加减计数法-视频教程-2
- Verilog实现16进制到10进制（BCD）转换（2）减法计数法-视频教程
- Verilog实现16进制到10进制（BCD）转换（3）快速算法-视频教程
- 硬件验证
- 硬件调试
- Signal Tap Logic Analyzer在线调试工具的使用-视频教程
- Vivado软件 调试工具的使用初步
- Vivado软件 调试工具的使用进阶（VIO的使用）
- Quartus工具In-System Memory Content Editor的使用
- Verilog问题答疑
- Verilog问题答疑（12）Verilog中while语句使用分析-视频教程
- Verilog问题答疑（13）RISC-V中有符号位扩展，MCU数据交换-视频教程
- Verilog问题答疑（14）RISC-V中有符号位扩展，异步复位，同步释放-视频教程
- Verilog问题答疑（15）`resetall，pullup，3维数组，MCU数据交换-视频教程
- Verilog问题答疑（16）同步异步复位，PLL IP核异步locked-视频教程
- Verilog问题答疑（17）同步异步复位映射的触发器模型连线，同源时钟是否为同步时钟-视频教程
- Verilog问题答疑（18）通俗易懂的语言解释清楚FPGA的概念-视频教程
- Verilog问题答疑（19）MCU，DSP，ASIC，CPLD等与FPGA的关系和区别-视频教程
- Verilog问题答疑（20）时序电路/时序电路+组合逻辑写法分析-视频教程
- Verilog问题答疑（21）组合逻辑电路与时序电路-视频教程
- Verilog问题答疑（22）功能仿真、门级仿真、后仿真（时序仿真）三者之间的区别-视频教程
- Verilog问题答疑（23）以太网数据包格式，门级仿真、后仿真（时序仿真）中触发器时序分析-视频教程
- Verilog问题答疑（24）门级仿真、后仿真（时序仿真）中触发器时序分析，通用管脚（GPIO）和特殊管脚（Dedicated）的分析-视频教程
- Verilog问题答疑（25）异步时钟域转换：20M时钟到100M时钟–视频教程
- Verilog问题答疑（26）异步时钟域转换：20M时钟到100M时钟–视频教程
- Verilog问题答疑（27）LVDS 不同电压选择，奇数分频答疑，clog2 问题答疑–视频教程
- Verilog问题答疑（28）状态机讲解，clok 延迟线设计–视频教程
- Verilog问题答疑（29）VESA, 寄存器赋值，GSM相关技术–视频教程
- Verilog问题答疑（30）状态机讲解，除5算法verilog实现–视频教程
- Verilog问题答疑（31）signal_tap, fifo, 图像知识，卷积等–视频教程
- Verilog问题答疑（32）练习10，复杂计数器设计–视频教程
- Verilog问题答疑（33）练习11，学生问题答疑–视频教程
- Verilog问题答疑（34）练习11 代码错误修改–视频教程
- Verilog问题答疑（35）练习11，通过波形实现电路 –视频教程
- Verilog问题答疑（36）练习11，通过波形实现电路 –视频教程
- Verilog问题答疑（37）verilog 问题答疑 –视频教程
- Verilog问题答疑（38）练习11，通过波形实现电路 –视频教程
- Verilog问题答疑（39）练习11，硬件与FPGA中竞争与冒险 –视频教程
- Verilog问题答疑（40）硬件与FPGA中竞争与冒险 –视频教程
- Verilog问题答疑（41）硬件与FPGA中竞争与冒险-2 –视频教程
- Verilog问题答疑（42）vivado 增量编译1 –视频教程
- Verilog问题答疑（43）vivado 增量编译2 –视频教程
- Verilog 问题答疑（44）时序约束讨论-视频教程
- Verilog语法练习（8）状态机
- Verilog语法练习（9）状态机进阶
- Quartus 图形输入层次电路设计
四、FPGA IPcore的配置与使用
- ROM的设计与使用
- Intel_Altera
- Quartus ROM 的生成与配置详解
- Quartus 下 mif文件的使用-视频教程
- Quartus 下利用ROM 实现7段数码管译码显示-视频教程
- Quartus ROM IP Modelsim 仿真配置中的问题及解决方案
- Quartus 工具 In-System Memory Content Editor 使用
- Xilinx
- Vivado Block ROM 的生成与配置详解
- Vivado下利用ROM显示数码管实验课-视频教程
- Vivado下锯齿波通过ROM 查找表转换成正弦波-视频教程
- Intel_Altera
- 单口RAM的设计与使用
- Quartus下单口RAM的设计与使用
- 双口RAM的设计与使用
- Intel-Altera
- Quartus 双口RAM例化详解
- Quartus 双口RAM仿真与测试一
- Quartus 双口RAM仿真与测试二
- Quartus 双口RAM仿真与测试三
- Xilinx
- Xilinx 7系列FPGA Block RAM概述-视频教程
- Vivado真双端口（TDP）RAM IP核的生成与配置详解
- Vivado下利用TDP RAM 实现乒乓Buffer实例
- Intel-Altera
- FIFO的设计与使用
- 自建同步时钟，数据等宽FIFO IP 方法-视频教程
- Intel-Altera
- Quartus II FIFO生成与配置详解-视频教程
- Xilinx
- FIFO IP核在Vivado 2018.2下的使用（一）标准同步FIFO-视频教程
- FIFO IP核在Vivado 2018.2下的使用（二）同步FIFO， First-Word Fall-Through-视频教程
- FIFO IP核在Vivado 2018.2下的使用（三）标准异步FIFO-视频教程
- testbench 编写精通
- Verilog 文件操作-$fopen，$fclose-视频教程-1
- Verilog 文件操作-$fopen，$fclose-视频教程-2
- Verilog 文件操作-$fdisplay-视频教程
- Verilog 文件操作-$fmonitor-视频教程
- Verilog 文件操作-$fstrobe-视频教程
- Verilog 文件操作-$fwrite-视频教程-1
- Verilog 文件操作-$fwrite-视频教程-2
- Verilog 文件操作-$fgetc，$fgets，$fscanf，$fread -视频教程– 1
- Verilog 文件操作-$fgetc，$fgets，$fscanf，$fread -视频教程– 2
- Verilog 文件操作-$fgetc，$fgets，$fscanf，$fread -视频教程- 3
- Verilog 文件操作-$fgetc，$fgets，$fscanf，$fread -视频教程- 4
- Verilog 文件操作-$fgetc，$fgets，$fscanf，$fread -视频教程- 5
- Verilog 文件操作-$fgetc，$fgets，$fscanf，$fread -视频教程- 6
- Verilog 文件操作-$fgetc，$fgets，$fscanf，$fread -视频教程- 7
- Verilog 文件操作-$fgetc，$fgets，$fscanf，$fread -视频教程- 8
- Verilog 文件操作-$fseek，$ftell，$feof – 视频教程-1
- Verilog 文件操作-$fseek，$ftell，$feof – 视频教程-2
- Verilog 文件操作-$fseek，$ftell，$feof – 视频教程-3
- vivado 仿真工程中$readmemh 使用
- verilog 仿真工程应用-生成coe/mif 文件-视频教程
五、综合设计-通信类
- 通信概述及分类
- FPGA输入信号边沿检测电路-视频教程
-
Verilog 综合设计一 UART接口及应用
- 异步串行口（UART）的基本知识-视频教程
- 异步串行收发（UART）协议详解（1）
- 异步串行收发（UART）协议详解（2）–波特率
- Verilog UART 设计
-
- UART的发送器TX的FPGA实现及实验-视频教程-1
- UART的发送器TX的FPGA实现及实验-视频教程-2
- 串口 UART RXD
- UART 组装与实验 -视频教程-1
- UART 组装与实验 -视频教程-2
- UART 组装与实验 -视频教程-3
- UART综合应用
- UART IP核封装
- 波特率设计与控制寄存器-视频教程
- UART数据缓冲（FIFO）-视频教程
- 接口及封装（总线）-视频教程
- 串口UART实验（与计算机串口通讯）-视频教程
-
-
Verilog 综合设计二 I2C接口及应用
- I2C 接口基本理论1
- I2C接口基础知识2-视频教程
- I2C接口设计
- I2C 主设备分频器设计
- I2C 主设备启动及读写控制Verilog程序设计
- I2C接口程序不同设计技巧
-
- I2C(IIC)Verilog开发学习技巧（一）
- FPGA I2C(IIC) Verilog 开发学习技巧（二）
- 当前地址读FPGA I2C(IIC) Verilog 开发学习技巧（三）
- 随机地址读FPGA I2C(IIC) Verilog 开发学习(四):
- eeprom检测程序
-
- I2C接口应用
-
- E2PROM 的读写
- I2C接口ADC/DAC转换的数据读写
- PCF8951使用技巧
-
-
Verilog 综合设计三 SPI接口及应用
- SPI 通讯协议 及 SPI 相关工程 详解
- 标准SPI 协议
- SPI 通讯协议（1）SPI 定义与应用
- SPI 通讯协议（2）简单的spi verilog 模块及仿真
- SPI 通讯协议（3）SPI FLASH 介绍
- SPI 通讯协议（4）SPI FLASH (verilog) 工程解析 (spi_phy.v)
- SPI 通讯协议（5）SPI FLASH (verilog) 工程解析 (spi_cmd.v)
- SPI 通讯协议（6）SPI FLASH (verilog) 工程解析 (spi_IF.v)
- SPI 通讯协议（7）SPI FLASH (verilog) 工程解析 (TOP.v)及仿真
- SPI 通讯协议（8）SPI FLASH (verilog) 工程解析 (开发板操作)
- SPI的仿真程序
- SPI 通讯协议 及 SPI 相关工程 详解
-
Verilog 综合设计四 异步串行高速通信
- 差分信号原理及LVDS电气接口
- FPGA 与LVDS接口电路设计
- Quartus LVDS_RX与生成配置-视频教程
- Quartus LVDS TX生成与配置-视频教程
- 高速通信发送与数据串行化
- 高速串行通信异步接收器设计
- 亚稳态消除及边沿提取Verilog实现
- Verilog自适应位同步信号提取
- 同步字提取与帧同步
- 串行通信帧结构设计初步
- 接收端异步时钟域数据交换
- 信道编码–PCS子层实现-视频教程
- 8b/10b编码基础知识
- 8b/10b编码与PCS子层架构设计-视频教程
- 高速通信分层设计及PCS子层实现—发送端Verilog代码
- 高速通信分层设计及PCS子层实现—接收端Verilog代码
- 高速通信分层设计—PRA006开发板实验
- 高速通信分层设计—PRX100-D开发板实验(Xilinx)
- 异步过程与数据缓冲（FIFO）
- 数据缓冲与乒乓Buffer
- 高速通信乒乓Buffer数据缓冲Verilog实现–发送端
- 高速通信乒乓Buffer数据缓冲Verilog实现–接收端
- 数据校验-视频教程
- CPU/DSP接口设计与仿真-视频教程
- CPU/DSP FPGA高速串行通信系统集成-视频教程
- 通信线路故障处理-视频教程
- 多机网络通信-视频教程
-
Verilog综合设计五 网络通信（千兆网）
-
- 互联网基本知识 —互联网构成及相关设备
- IEEE 802.3以太网的命名规范-视频教程
- 10M/100M/1000M网络的区别与联系-视频教程
- TCP/IP的分层原理
- 媒介无关层MII接口-视频教程
- 网速检测及Verilog实现技巧
- Xilinx FPGA DDR 接口及Verilog实现
- 数据链路层（MAC）-视频教程
- CRC原理
- CRC32 Verilog并行计算代码
- 前导知识
- 数域的概念-视频教程
- 二进制数域及计算-视频教程
- CRC逻辑电路设计-视频教程
- 互联网MAC层CRC32 生成器-视频教程
- 互联网MAC层CRC32 Check Verilog 代码-视频教程
- 前导知识
- 网络层(IP)的分类与结构
- 网络层（IPv4）头部校验和的计算-视频教程
- 地址解析协议（ARP）
- 用户数据包协议（UDP ）及应用
- 传输层协议（TCP）
- 网络物理层基本知识（PCS子层）-视频教程
- 网络物理层基础知识2（PMA/PMD）
- 以太网PHY 之 MDIO接口及应用
- 以太网PHY 之 MDIO接口及应用
- 以太网PHY之MDIO接口及应用（Verilog实现）
- 以太网PHY芯片使用详解
- 以太网PHY芯片使用详解-视频教程-1
- 以太网PHY芯片使用详解-视频教程-2
- 以太网PHY芯片使用详解-视频教程-3
- 以太网PHY芯片使用详解-视频教程-4
- 以太网PHY芯片使用详解-视频教程-5
- 以太网PHY芯片使用详解-视频教程-6
- 互联网网线及接口的基本知识-视频教程
- 网络 MAC 地址用法详解-视频教程
- 参考资料IEEE-EUI-OUI
- Xilinx FPGA DDR接口及Verilog实现
- 网络综合实验（与计算机通信）
- 网络综合实验（与计算机通信）-视频教程-1
- 网络综合实验（与计算机通信）-视频教程-2
- 网络综合实验（与计算机通信）-视频教程-3
- 网络综合实验硬件模块概述-视频教程
- 操作系统上以太网相关命令（ipconfig, ifconfig)-视频教程
- 网速检测及Verilog实现技巧
- 网络综合实验 Verilog工程(eth_phy_core.v及其子模块)
- MAC层接收 verilog 工程（eth_mac_rx.v）
- IP层接收Verilog工程（eth_ip_rx.v）
- UDP层接收Verilog工程(eth_udp_rx.v)
- UDP层发送Verilog工程(eth_udp_tx.v)
- IP层发送Verilog工程(eth_ip_tx.v)
- MAC层发送Verilog工程(eth_mac_tx.v)
- 网络综合实验 Verilog工程(top.v及ETH_CORE.v)
- 网络抓包工具(wireshark)介绍
- 网络包抓取工具
- Fiddler 工具和网络测试
- Fiddler工具——介绍与操作
- Fiddler工具——HTTP协议报文结构
- Fiddler工具——抓包原理
- Fiddler工具——HTTP协议请求和状态码
- Fiddler工具——HTTP请求Header
- Fiddler工具——HTTPS协议
- Fiddler工具——WEB页面抓包
- WEB应用测试——功能测试
- WEB应用测试——逻辑测试
-
六、综合设计-语音处理类
- 蜂鸣器实验
- Verilog 综合设计四 语音采集与应用
- I2S的基本协议
- 语音采集及回放
七、综合设计-存储器类
- 存储器基本知识简介
- 只读存储器原理与应用EPROM
- EEPROM的原理与使用
- I2C接口EEPROM的原理与使用
- SPI接口的EEPROM的原理与使用
- Flash 存储器的结构与原理-视频教程
- 并行接口NOR Flash 存储器读写及应用
- NAND Flash 存储器的接口与应用
- 随机存取存储器 RAM的结构与原理
- 同步DRAM的原理与结构-视频教程-1
- 同步DRAM的原理与结构-视频教程-2
- DDR3-MT41J128M16HA内部结构与对外接口-视频教程
- DDR SDRAM 预充电与刷新的区别-视频教程
- DDR3存储器状态机及状态命令-视频教程-1
- DDR3存储器状态机及状态命令-视频教程-2
- DDR3 时间参数-视频教程
- DDR3 模式寄存器的配置与使用详解-视频教程-1
- DDR3 模式寄存器的配置与使用详解-视频教程-2
- DDR3 模式寄存器的配置与使用详解-视频教程-3
- DDR3 SDRAM硬件设计注意事项-视频教程-1
- DDR3 SDRAM硬件设计注意事项-视频教程-2
- DDR3 读写时序-视频教程
- Verilog 综合设计五 DDR3存储器接口设计与应用
- DDR3存储器原理及接口-视频教程
- FPGA DDR3控制器-视频教程
- DDR3控制器简单应用程序设计与测试-视频教程
- DDR3控制器的使用及答疑-视频教程
八、综合设计-图像处理类
-
- Verilog 综合设计五 图像接口及应用
- 图像显示的基本知识-视频教程
- VGA信号生成器及图像显示-视频教程
- FPGA图像处理之一:VGA显示-视频教程
- FPGA图像处理之二:VGA彩条显示Verilog实现-视频教程
- FPGA图像处理之三:VGA文字显示Verilog实现-视频教程
- FPGA图像处理之四:VGA显示数字时钟-视频教程
- FPGA图像处理之五:VGA显示图片-视频教程
- 图片转MIF/COE小软件-视频教程
- Verilog 综合设计五 图像接口及应用
-
- HDMI高清图像接口设计与应用
- HDMI 概述-视频教程
- 使用prx100t-d 开发板 以及adv7511 芯片介绍-视频教程
- HDMI FPGA 工程设计1（框架设计）-视频教程
- HDMI FPGA 工程设计2（VESA h，v，de）-视频教程
- HDMI FPGA 工程设计3（rom， I2C 控制）-视频教程
- HDMI FPGA 工程设计4（vga_show.v 模块）-视频教程
- 图像采集与传输系统的设计
- 图像采集与传输系统（系统设计框架）-视频教程
- OV5640模组介绍-视频教程
- 图像采集与传输系统（摄像头驱动）-视频教程
- 图像采集与传输系统（摄像头控制模块）-视频教程
- 图像采集与传输系统（采集图像DDR数据存储）-视频教程
- 图像采集与传输系统（hdmi 显示输出）-视频教程
- 图像采集与传输理论答疑（1）-视频教程
- 图像采集与传输理论答疑（2）-视频教程
- HDMI高清图像接口设计与应用
九、综合设计-RISC-V CPU
十、综合设计-数字信号处理类
十一、综合设计-光纤通信类
十二、Verilog 设计技巧
-
- 算法优化
- 提高数字系统设计性能–数字设计与Verilog 设计技巧一 算法
- 权值变换法实现16进制到BCD码转换
- Verilog问题答疑（39）练习11，硬件与FPGA中竞争与冒险 –视频教程
- Verilog问题答疑（40）硬件与FPGA中竞争与冒险 –视频教程
- Verilog问题答疑（41）硬件与FPGA中竞争与冒险-2 –视频教程
- 流水线
- 流水线原理
- 流水线优化
- 资源优化
- 时序分析与优化
- 时序收敛技巧
- 算法优化
十三、与FPGA相关的硬件设计
-
- 电源树的分析与设计
- 时钟树的分析与设计
- 配置电路设计
- IO接口资源与匹配
- Xilinx FPGA DDR 接口及Verilog实现
十四、 FPGA 项目管理
- Git
- 版本控制软件Git使用（1）SSH配置，本地下载远端Server上的文件，本地新建Git文件夹并上传到远程server端
- 版本控制软件Git使用（2）Git分支（branch）
- Tcl
- Vivado 下使用Tcl 命令 创建工程
- Vivado 下使用Tcl 命令下工程仿真
十四、国产FPGA开发
-
- 紫光FPGA开发系列（一）：开发环境Pango Design Suite（PDS） 安装和License配置
- 紫光国产FPGA开发系列（二）：创建你的第一个PDS源代码工程
- 紫光国产FPGA开发系列（三）：创建PDS网表工程
- 紫光国产FPGA开发系列（四）：PDS工程常用操作技巧
- 紫光国产FPGA开发系列（五）—在PDS工程中调用IP核
- 紫光国产FPGA开发系列（六）—使用Modelsim仿真PDS工程
十五、 主流FPGA简介
- Xilinx
- Xilinx主流FPGA芯片简介（一）
- xilinx主流FPGA简介（二）
- Xilinx 7系列FPGA Block RAM概述
- Xilinx原语及使用方法
- Intel-Altera
- Intel主流FPGA简介（一）
- Intel主流FPGA简介（二）
十六、 Lattice FPGA 开发
- LATTICE的FPGA开发软件diamond的安装
- LATTICE DIAMOND 软件使用 详解
- Lattice_Diamond_调用Modelsim_仿真
- Diamond在线调试助手Reveal使用
- Modelsim之TCL脚本自动化前仿真
十七、FPGA硬件资源
-
Xilinx
- Xilinx FPGA芯片底层单元的使用（一）
- Xilinx 7系列FPGA的时钟资源（1)
- Xilinx 7系列FPGA的时钟资源（2)
- Xilinx 7系列FPGA的时钟资源（3）
- Xilinx原语及使用方法
- Xilinx FPGA DDR 接口及Verilog实现
- FPGA 输入IDELAY设置及应用
- Intel
- Intel MAX10 FPGA 设计完整性指南
十八、 试题
十九、 资料
- Intel FPGA Ｃyclone 10 LP 器件使用手册
- FII-PRX100-D(ARTIX 100T,XC7A100T)硬件参考指南
- AD/DA pcf8951
- I2S接口语音接口芯片WM8978
- RT8068A 开关电源转换芯片资料
- FII_PRX100T_DDR_V1.2 硬件原理图
- 常用小电流驱动MOS管NDS331N 原版资料
- P沟道小功率MOS管NDS3386p data sheet
- W25Q128A datasheet
- 并行NOR Flash MX29LV800
- K9F1G08 NAND FLASH
- SRAM IS61WV51216BLL-10TI资料
- FPGA High speed IO SERDES
- Micron DDR3 PDF 英文版
- 标准SPI 协议
- I2C 规范中文版
- I2C 规范英文版
- SMbus 协议 英文版
- Sub LVDS (XILINX)
- FII-BM7100 SoC开发板硬件手册
- Vivado Design Suite User Guide — Synthesis
- Quartus — Design and Synthesis
- Guide line for EUI -OUI assignment
- Xilinx selectIO datasheet
- CAN总线基础
- Xilinx FPGA 7系列时钟资源
- ASCII码一览表，ASCII码对照表
