Menu Close

RISC-V 教学教案

推荐参考文章:

RISC-V 指令集手册

RISC-V 指令集手册中文2.1版(User-Level ISA)

RISC-V-privileged pdf英文版

RISC-V 指令集手册中文1.7版 (Privileged Architecture)

RISC-V Address Map 3.09版

FII-PRX100-D 硬件原理图

FII-PRX100-D(ARTIX 100T,XC7A100T)硬件参考指南

RISC-V 伪指令查找表  

RISC-V RV32I指令查找表

RISC-V 常见汇编指示符

RISC-V Debug Spec 0.11英文版

RISC-V -compressed-spec-v1.9 英文版

Freedom Studio下载

RISC-V 源代码:

FII RISC-V源代码 V2.01.002

===================CPU基本知识,RISC-V架构及背景知识===================

  1. RISC-V简介
    1. RISC-V 简介(1)RISC-V的由来
    2. RISC-V 简介(2)RISC-V指令集的特点及分类
    3. RISC-V 简介(3)RISC-V处理器前景及中国CPU发展现状
    4. RISC-V 简介(4)RISC-V指令集编码结构

===================RISC-V 指令集讲解,汇编语言编程=====================

  1. RISC-V指令集讲解
    1. RISC-V指令集讲解(1)通用寄存器和汇编指令分类
    2. RISC-V指令集讲解(2)I-Type整数寄存器-立即数指令
    3. RISC-V指令集讲解(3)I-Type 移位指令和U-type指令
    4. RISC-V指令集讲解(4)R-Type 整数寄存器-寄存器指令
    5. RISC-V指令集讲解(5)条件和无条件跳转指令
    6. RISC-V指令集讲解(6)load/store指令
    7. RISC-V指令集讲解(7)指令地址对齐和加减法溢出处理
  2. RISC-V 汇编语言程序设计1
    1. RISC-V asm_compile工具使用
    2. RISC-V 汇编语言程序设计(1)跑马灯设计
    3. RISC-V 汇编语言程序设计(2)汇编程序asm_run_led
    4. RISC-V 汇编语言程序设计(3)编译环境和上板实验
    5. RISC-V 汇编语言程序设计(4)汇编语言格式及ABI
    6. FII-PRX100-D开发板FPGA的烧录和RISC-V 软件代码下载
  3. RISC-V CSR寄存器
    1. RISC-V CSR寄存器(1)CSR简介和CSR指令
    2. RISC-V CSR寄存器(2)CSR寄存器

===================RISC-V CPU硬件设计(IP核)======================

  1. RISC-V32个寄存器和译码模块
    1. RISC-V32个寄存器和译码模块(1)CPU经典五级流水线
    2. RISC-V32个寄存器和译码模块(2)CPU硬件模块
    3. RISC-V32个寄存器和译码模块(3)寄存器文件
    4. RISC-V32个寄存器和译码模块(4)指令译码器
  2. RISC-V ALU模块和branch
    1. RISC-V ALU模块和branch(1)ALU模块
    2. RISC-V ALU模块和branch(2)branch模块
  3. RISC-V CSR读写控制
    1. RISC-V CSR读写控制(1)exu_csr模块
    2. RISC-V CSR读写控制(2)csr_reg模块
    3. RISC-V CSR读写控制(3)CSR寄存器实现上
    4. RISC-V CSR读写控制(4)CSR寄存器实现中
    5. RISC-V CSR读写控制(5)CSR寄存器实现下
  4. RISC-V LSU,SRAM,GPIO模块
    1. RISC-V LSU,SRAM,GPIO模块(1)exu_lsu模块
    2. RISC-V LSU,SRAM,GPIO模块(2)D_sram模块
    3. RISC-V LSU,SRAM,GPIO模块(3)fii_GPIO模块
  5. RISC-V EXU模块和CPU运行
    1. RISC-V EXU模块和CPU运行(1)rv32i_exu模块
    2. RISC-V EXU模块和CPU运行(2)CPU运行过程(基于流水线)
  6. RISC-V 定时器及中断
    1. RISC-V 定时器及中断(1)读写定时器中断寄存器
    2. RISC-V 定时器及中断(2)定时器中断产生
  7. RISC-V IP核的仿真技巧
    1. vivado 仿真工程中$readmemh 使用
    2. vivado 仿真工程中block memory文件的装载
  8. RISC-V 硬件设计常见问题及解答
    1. RISC-V 硬件设计常见问题及解答(1)
    2. RISC-V 硬件设计常见问题及解答(2)
    3. RISC-V 硬件设计常见问题及解答(3)

===================RISC-V CPU的软件开发与应用========================

  1. RISC-V软件IDE开发环境及使用
    1. RISC-V软件IDE开发环境及使用(1)Freedom Studio安装与界面
    2. RISC-V软件IDE开发环境及使用(2)新建实验工程
    3. RISC-V软件IDE开发环境及使用(3)工程下载
    4. RISC-V软件IDE开发环境及使用(4)run_led工程调试
    5. RISC-V软件IDE开发环境及使用(5)run_seg工程调试
  2. RISC-V C语言编程1
    1. RISC-V C语言编程1(1)FII-RISC-V CPU简介和C语言编译流程
    2. RISC-V C语言编程1(2)新建C语言工程
    3. RISC-V C语言编程1(3)链接器linker script
  3. RISC-V C语言编程2
    1. RISC-V C语言编程2(1)数码管工程
    2. RISC-V C语言编程2(2)按键工程
    3. RISC-V C语言编程2(3)中断及中断工程
  4. RISC-V实验课_按键数码管显示系列简介

===================RISC-V CPU SoC设计============================

  1. RISC-V 总线和流水线
    1. RISC-V 总线和流水线(1)总线介绍
    2. RISC-V 总线和流水线(2)RISC-V CPU总线设计
    3. RISC-V 总线和流水线(3)流水线介绍
    4. RISC-V 总线和流水线(4)RISC-V CPU流水线介绍
  2. RISC-V PLIC(平台级中断)设计
    1. RISC-V PLIC简介
    2. RISC-V PLIC设计(1) CPU设计
    3. RISC-V PLIC设计(2) 软件设计上
    4. RISC-V PLIC设计(3) 软件设计下
  3. RISC-V GPIO 中断设计与应用
    1. RISC-V GPIO 中断设计与应用(1)
    2. RISC-V GPIO 中断设计与应用(2)
  4. RISC-V PWM中断设计与应用
    1. RISC-V PWM中断设计与应用(1)PWM简介和设计
    2. RISC-V PWM中断设计与应用(2)PWM工程代码和示例波形图
  5. RISC-V UART中断设计与应用
    1. RISC-V UART中断设计与应用(1)UART简介和设计
    2. RISC-V UART中断设计与应用(2)UART1 CPU实现和工程头文件
    3. RISC-V UART中断设计与应用(3)软件工程主函数
  6. RISC-V I2C中断设计与应用
    1. RISC-V I2C中断设计与应用(1)I2C简介和设计
    2. RISC-V I2C中断设计与应用(2)I2C0 模块CPU实现和工程头文件
    3. RISC-V I2C中断设计与应用(3)软件工程主函数
  7. RISC-V 数码管IP设计与应用
    1. 7段数码管IP CPU 接口封装
  8. RISC-V 以太网设计与应用
    1. 以太网模块参考
    2. 以太网模块(IP核) RISCV接口封装
  9. 数学IP核设计
    1. FPGA 浮点运算算法
    2. 浮点运算计算方法 (加减法)
    3. 浮点运算计算方法 (乘除法)
    4. CPU cache设计由来

FII-PRX100-D RISC-V CPU评估

Coremark,Dhrystone软件包下载:

  1. FII RISC-V3.01 FII-PRX100-D (ARTIX-7, XC7A100T) XILINX FPGA 板Coremark 移植指南
  2. FII RISC-V3.01 FII-PRX100-D (ARTIX-7, XC7A100T) XILINX FPGA 板Dhrystone 移植指南
  3. FII RISC-V3.01在FII-PRX100-D (ARTIX-7, XC7A100T) XILINX FPGA 板上的性能评估
Posted in CPU, C语言, Freestudio-RISCV, IC, RISC-V, RISC-V IPcore设计, RISC-V 外设, RISC-V 教材教案, SoC, SoC硬件开发, 教材与教案, 文章, 编程语言, 资料区

发表回复

相关链接