在VHDL语言中没有类似C语言中的#define语…
在VHDL程序设计中经常会涉及到std_ulogi…
FII-PRA006/010开发板硬件实验一 以一…
这是第一个例子将会在硬件实验板演示我们的设计。本节…
作者：飞翔 在学习了一段时间Verilog语言设计…
I2C接口在小颗非易失性存储芯片EEPROM上经常…
Xilinx UG900里面有详细介绍关于仿真的相…
这两种设计有什么区别，哪个才更合适。 第一种是第一…
本文主要给大家介绍如何在仿真中使用forkR…
1、我们经常会使用PLL产生的locked信号作为…
在SPI接口的EEPROM的原理与使用中给大家介绍…
上节内容讲解了状态机的基本理论、分类以及在数字电路…
1.FPGA固化/烧录程序到FLASH原理 在使用…
在日常生活或工作中希望在特定条件下有步骤的做事，计…
一、FPGA与VHDL课程简介 课程简介 FPGA…
文章 Xilinx专用设计代码风格中提到从FPGA…
FII_RISCV_V2.01.002版本详情如下…
在学习本节课之前需要一些预备知识：文章Verilo…
之前学习了许多和Verilog文件操作相关的函数，…
Vivado下FIFO IP核除了文章FIFO I…
在上节课Vivado真双端口（TDP）RAM IP…
附件下载 ug482_7Series_GTP_Tr…
前几节课在Vivado下学习并使用了ROM IP核…
正弦波（sine wave）在工程中有着重要的意义…
在上节课Vivado Block ROM 的生成与…
在Vivado下，Xilinx公司提供了很多实用的…
上一篇文章Vivado软件 调试工具的使用初步中简…
如果在FPGA配置之后仍然想访问非通用输入输出的管…
1. eth_phy_core.v eth_phy…
top.v 是整个网络综合实验工程的顶层模块，如图…
网络综合实验中核心设计框架组成结构: …
在网络综合设计中，IP层发送模块中将数据写入MAC…
// Module Name: eth_mac_r…
/////////////////////////…
图1所示为网络综合实验框图，其中红框部分是MAC层…
在局域网中目前物理层（Phy）芯片基本都支持10M…
如果想在Linux操作系统下既使用FII-PRA0…
Quartus QSF约束文件定义与使用 在Qua…
前面在Verilog语言编程与FPGA应用教材中介…
本文将介绍使用Vivado软件下载*.bit文件/…
上一篇文章Vivado软件的使用中简单介绍了创建，…
1. Vivado软件简单介绍 Vivado是Xi…
上节内容介绍Quartus 下LVDS RX接口生…
本节内容讲解在LVDS在Intel Altera …
上两节内容我们讲解了在Testbench中应用最广…
$monitor(…)过程调用 Tes…
在上两节的内容中已经探讨了阻塞赋值语句与非阻塞赋值…
上节内容介绍了阻塞赋值语句及非阻塞赋值语句的描述、…
在Verilog HDL语法中有阻塞赋值语句与非阻…
技术手册： 附件下载 c10lp-51002-ch…