Vivado DDR3 控制器生成步骤（3）-视频教程-3 William 2022-07-28 FPGA教学视频 2 Comments ddr3 控制器修改以及PIN设置 需要注册才能看内容或下载内容 Posted in FPGA教学视频, 网络视频学院Tagged ddr3 选项设置, Vivado DDR3 控制器生成步骤（3）-视频教程-3, xilinx DDR3 控制器 pin 分配 2 Comments dreamfly123123 2022-09-21 at 6:01 下午 登录以回复 好视频 tzhuang 2022-09-22 at 4:13 下午 登录以回复 谢谢！ 发表回复 取消回复要发表评论，您必须先登录。 相关链接 Verilog 课程答疑-时序约束讨论-视频教程 Verilog仿真中检测上升沿和下降沿-视频教程 Verilog 仿真中 $timeformat 使用-视频教程 Vivado DDR3 控制器生成步骤（3）-视频教程-2 Vivado DDR3 控制器生成步骤（3）-视频教程-1 Vivado DDR3 控制器生成步骤（2）-视频教程-2 Vivado DDR3 控制器生成步骤-视频教程-1 Vivado DDR3 控制器生成步骤(2)-视频教程-1 FPGA DDR3控制器-视频教程 Verilog问题答疑（42）vivado 增量编译1 –视频教程 Verilog问题答疑（43）vivado 增量编译2 –视频教程 Verilog问题答疑（41）硬件与FPGA中竞争与冒险-2 –视频教程
好视频
谢谢！