Menu Close

Vivado DDR3 控制器生成步骤-视频教程-1

由于DDR3底层操控的复杂性,因此FPGA编程时一般由DDR控制器隔离,使得用户访问DDR3具有透明性,把复杂DDR访问变得类似SRAM的访问方式,更复杂的、细节性的操控交给DDR控制器完成,如图1所示。目前Vivado和Quartus 都提供了DDR3控制器的生成向导,下面就如何利用向导,结合前面学过的知识,合理选择各种选项,以生成最佳的DDR3控制器。

Posted in FPGA教学视频, 网络视频学院

2 Comments

发表回复

相关链接