Menu Close

TTL,CMOS,LVTTL,LVCMOS电平标准

由于在数字系统设计中有众多的电平标准,每类标准各有不同。这些电平标准体现不同技术发展阶段的电气接口的变化,同时也会带来电子器件的接口电平的变化。电子设计往往由许多器件经过合理的组合形成一个系统,这些器件可能遵循不同的电平标准,因此器件之间的电平兼容性是一个不可忽略的问题。为了避免在设计中出现电平不兼容的现象,首先要非常清楚各种电平是如何定义的。目前在单端(single-end)的电平中主要有TTL及CMOS两大类电平标准以及由这两类电平延伸出的子类,下面就针对这些标准展开详细讨论。

1 .  TTL电平

TTL电平是最早被数字器件使用的标准,目前在高校的数字电路教学中依然以TTL电平作为主要电平进行介绍。随着技术的发展逐渐出现了LVTTL(3.3V),LVTTL(2.5V) 等不同类型,这些电平之间并不完全兼容,因此系统设计中器件选择应注意电平兼容的问题。

  • TTL电平

    • 电源VCC:5V

数字电路中,由TTL电子元器件组成电路使用的电平。电平是个电压范围。

    • 标准输出高电平(VOH):2.4V

在规定的负载和规定环境范围内进行测试,如果高电平输出大于等于2.4V,则该器件的高电平输出是合格的,即满足TTL输出高电平标准。

    • 标准输出低电平(VOL):  0.4V

在规定的负载和规定环境范围内进行测试,如果低电平输出小于等于0.4V,则该器件的低电平输出是合格的,即满足TTL输出低电平标准。

    • 通常输出高电平:3.5V(3.6V),通常输出低电平:0.2V。

通常一般是指在室温下,输出在规定的负载内进行测试的结果,但这并不是标准规定的内容。一般器件生产厂家,在遵循电平标准的基础上,生产的器件性能都比标准要求的更高一些。

    • 最小输入高电平(VIH):2.0V

对于一个数字输入端,如果遵循TTL电平,则对输入端的电平高电平有最低的要求,即输入的高电平不能低于2.0V(>=2.0V)。只是对遵循TTL电平的输入要求,并不是说低于这个电平(如1.8V)就不能判为高电平,但是只要输入大于等于2.0V,器件将该输入判定为高电平,那么该器件就高电平输入方面就是合格的。

    • 最大输入低电平(VIL) :0.8V

只要外部输入端输入的电压小于等于0.8V,器件能准确地判定为低电平,则该器件在输入低电平方面满足TTL标准。

如果说一个数字器件是满足(或遵循)TTL标准的,应同时满足如下条件: 输出高电平VOH>=2.4V, 输出低电平VOL<=0.4V。最小输入高电平VIH=2.0V ,最大输入低电平VIL=0.8V。

在室温下,TTL器件一般输出高电平是3.5V,输出低电平是0.2V。但这不是TTL电平标准规定的内容。

        按照上面的解释,LVTTL-3.3V, LVTTL-2.5V, LVTTL-1.8V的电平参数如下:

  • 3.3V LVTTL电平

    • VCC:3.3V,
    • VOH>=2.4V,
    • VOL<=0.4V,
    • VIH=2V,
    • VIL=0.8V。
  • 2.5V LVTTL电平标准

    • VCC:2.5V,
    • VOH>=2.0V,
    • VOL<=0.2V,
    • VIH=1.7V,
    • VIL=0.7V。

 

2. CMOS电平标准

CMOS 的电平标准的解释可以参照TTL部分的解释。由于数字集成电路的发展主要以CMOS技术为主,因此与CMOS相关的电平标准的种类更多,下面列举最常用的CMOS电平标准供学习与参考。

  • 5V CMOS的电平标准

    • VCC:5V,
    • VOH>=4.45V,
    • VOL<=0.5V,
    • VIH=3.5V,
    • VIL=1.5V。
  • 3.3V LVCMOS电平标准

    • VCC:3.3V,
    • VOH>=3.2V,
    • VOL<=0.1V,
    • VIH=2.0V,
    • VIL=0.7V。
  • 2.5V LVCMOS电平标准

    • VCC:2.5V,
    • VOH>=2V,
    • VOL<=0.4V,
    • VIH=1.7V,
    • VIL=0.7V。
  • 1.8V LVCMOS电平标准

    • VCC:2.5V,
    • VOH>=1.35V,
    • VOL<=0.45V,
    • VIH=1.17V,
    • VIL=0.63V。

 

%title插图%num

图 1  各种电平标准图示

  • 1.5V  LVCMOS电平标准

电源电压VCC=1.5V,
对于输出端,LVCMOS1V5没有明确的要求,但是肯定是高电平输出越接近VCC越好,低电平输出越接近0V越好;
对于输入端,VIH为0.65倍的VCC(若VCC精确等于1.5V,则为0.975V),VIL为0.35倍的VCC(若VCC精确等于1.5V,则为0.525V)。
  • 1.2V LVCOMS电平标准

          VCC=1.2V,
对于输出端,LVCMOS1V2也没有明确的要求,但是肯定是高电平输出越接近VCC越好,低电平输出越接近0V越好;
          对于输入端,VIH为0.65倍的VCC(若VCC精确等于1.2V,则为0.78V),VIL为0.35倍的VCC(若VCC精确等于1.2V,则为0.42V)。

3. 噪声容限及计算

什么是噪声容限?通俗的讲就是噪声的最大容忍限度或噪声安全系数,英文用Noise Margin表示。在电平的标准中有电平的噪声容限,电平噪声容限又分为高电平噪声容限和低电平噪声容限。

  • 高电平噪声容限

以TTL电平为例介绍电平噪声容限。如图2所示,器件T1,T2两个器件都遵循TTL标准,因此VO1H>=VOH=2.4V, 即T1的输出高电平要求大于等于2.4V,而T2的输入高电平只要2.0V即满足要求,因此VO1H-VI2H >=0.4V ,  这就是高电平得噪声容限,即在从T1–>T2信号传输中,可以允许有噪声叠加,但叠加的效果只要VI2不低于2.0v, 这就是噪声允许的最大范围。但噪声容限与噪声的范围是不同的,噪声容限是输出与噪声叠加后的效果,不仅与噪声本身的范围有关,还与噪声强度和T1的输出驱动能力有关。

 

%title插图%num

图2

  • 低电平噪声容限

 

%title插图%num

图3

如图3所示,VO1L<=VOL =0.4V, 而T2的输入端要求低于VIL=0.8V即可,因此噪声叠加后的结果只要不高于VIL=0.8V,T2就能正确判定为低电平,因此噪声容限为Vnm=VIL-Vo1>=VIL-VOL=0.4V.

思考题:

(1)CMOS 电平的噪声容限是如何计算的?

(2)电位,电压,电平有什么区别?

 

对应视频:

Posted in FPGA, IC, SoC, 数字IC, 文章

1 Comment

  1. wangff

    学习本篇文章后有几点收获,1、两大主流电平标准TTL、CMOS;2、TTL电平:标准输出高电平VOH(2.4)、标准输出低电平VOL(0.4)、最大输入低电平VIL(0.8)、最小输入高电平VIH(2.0);3、高电平噪声容限、低电平噪声容限;
    本篇文章重点围绕TTL、CMOS电平相关知识展开讲解,文章逻辑层次清晰,图文并茂,非常便于初学者理解记忆,谢谢老师的精心编写!

发表回复

相关链接