Menu Close

Verilog语法练习(7)LFSR,线性反馈移位寄存器–视频教程-3

本节课主要和大家一起讨论Verilog 语法练习(7) 中的题目,以及回答大家提出的相关问题。

Posted in FPGA教学视频, 网络视频学院

1 Comment

  1. 6班李红梅

    重新复习之前的答疑,发现直播课上自己理解的有误,最近2天重新看了阻塞与非阻塞赋值相关视频后,对于阻塞赋值的移位寄存器理解的更深刻了 :

    always @(posedge clk)
    if(!rstn) Q =0;
    else
    Q = {Q[2:0],in}; 这种方式虽然阻塞赋值是立马生效,但一个时钟只能完成对一个bit赋值,上升沿触发一次,赋值立即生效但只移动一次;之前的理解把高速串行异步通信加扰解扰实验中 for 循环一个时钟完成计算和移位 互相混淆了。

发表回复

相关链接