Menu Close

Verilog自适应位同步信号提取–视频教程-2

在对异步串行数据采样中,由于采用本地时钟,因此对接受的串行数据流是异步采样,对于异步采样及同步处理可以按照如下步骤进行。

  1. 首先要时钟同步化处理,消除亚稳态的影响,
  2. 提取串行数据流中的边沿脉冲(上升沿,下降沿,双边沿),
  3. 数据采样定位,
  4. 同步数据为输出。

在上几节内容中介绍了时钟同步化原理及处理办法,以及串行数据流边沿提取的方法,本节内容着重介绍数据采样定位以及数据位同步输出。

Posted in FPGA教学视频, 网络视频学院

发表回复

相关链接