Verilog（FPGA）的设计方法与设计流程–视频教程 Yvonne 2021-11-05 FPGA教学视频 1 Comment Verilog的设计方法有两种，一种是自顶向下（top_down）的设计方法，一种是自底向上（bottom_up）的设计方法。设计流程是指从一个项目开始从项目需求分析，架构设计，功能验证，综合，时序验证，到硬件验证等各个流程之间的关系。 需要注册才能看内容或下载内容 Posted in FPGA教学视频, 网络视频学院Tagged Verilog（FPGA）的设计方法与设计流程, 自底向上（bottom_up）, 自顶向下（top_down) 1 Comment 吴垚 2022-09-05 at 9:38 下午 登录以回复 fadd1的工程建立之后，显示找不到实体，不知道该怎么办？ 发表回复 取消回复要发表评论，您必须先登录。 相关链接 Python 教学视频 Vivado DDR3 控制器生成步骤（3）-视频教程-3 Verilog 课程答疑-时序约束讨论-视频教程 Verilog仿真中检测上升沿和下降沿-视频教程 Verilog 仿真中 $timeformat 使用-视频教程 Vivado DDR3 控制器生成步骤（3）-视频教程-2 Vivado DDR3 控制器生成步骤（3）-视频教程-1 Vivado DDR3 控制器生成步骤（2）-视频教程-2 Vivado DDR3 控制器生成步骤-视频教程-1 Vivado DDR3 控制器生成步骤(2)-视频教程-1 FPGA DDR3控制器-视频教程 Verilog问题答疑（42）vivado 增量编译1 –视频教程
fadd1的工程建立之后，显示找不到实体，不知道该怎么办？