Menu Close

差分信号原理及LVDS电气接口

 

在数字电气接口的设计中输入、输出(IO)的设计也是逐步发展的,从最初的TTL,CMOS到LVTTL,LVCMOS以及其它的众多电气标准,如DDR的接口就有2.5V, 1.8V,1.5V, 1.35V等众多标准。在接口中电气连线的设计中也分单端(single end)和差分(differential )输入、输出之分。本章主要介绍差分信号的原理,并以LVDS电气接口为例对差分信号的性能、功耗、抗干扰等方面做了较为深入的探讨。

  1. 差分信号的原理

差分信号与单端信号不同之处是,差分信号同时使用了一对线作为信号的IO接口。这一对线是互补的(P,N),它们总是围绕某一个参考电压呈现极性相反的状态或变化,该参考电压被称为共模参考电压(common mode Vref),如图1,2。

图1   数字差分波形

图2 模拟差分波形

差分信号有份模拟差分信号与数字差分信号。它们主要区别是模拟差分信号的变换可以是连续的如图2,而数字差分信号只有在过度区域(transition area,如图1)才会变化,离开过渡区信号保持平稳。无论模拟差分信号还是数字差分信号都有几个共同概念,分别为正信号,负信号,共模信号,差分信号,正信号电压,负信号电压,共模电压,差模电压(差分电压),差分耦合,共模干扰,电磁干扰(EMI),阻抗匹配等。下面我们对这些概念逐一介绍。

  • 正负信号: 差分信号成对出现,在IO端口对上规定其中一个为正,另一个为负,一般用如下方法表示,X+, X_ ; Xp, Xn ; XP , XN 等, 其中P是英文 positive或plus的首字母,N是negative或minus的首字母。
  • 信号电压: V+, V_ ; Vp, Vn; VN , Vp
  • 共模电压: 共模电压是指正负两个信号电压平均值,即 Vcm=(V+ + V_)/2。 对于2.5V供电系统,一般共模电压可以设定在0-2.4V范围内。具体根据不同差分类型对共模电压的电位有不同的要求。
  • 差分电压: 差分电压是两个信号差值,即 Vd=Vp-Vn或Vd=Vp-Vn。
  • 差分线(差分对):差分信号在传输的过程中,会使用一正一负两根线进行传输。一般要求差分对为紧耦合或双绞线,而且要求在整个传输线路阻抗匹配。为了保证过渡区对称,要求差分对等长。
  • 共模干扰:由于差分信号在传输的时候,要求差分对紧耦合,因此外部干扰会同时加到差分对上,引起共模噪声。如果不利用共模信号传输数据,而且共模干扰在一定范围内,一般对信号的恢复影响不大。差分放大器的共模抑制比(CMRR),一般的运算放大器可以达到90db以上,高精度运放甚至达到120db。
  • 电磁干扰(EMI):具有抗干扰特性和电磁辐射小的特点。

在高速系统或信号突变时,电磁波会发生辐射,影响临近设备的使用。差分信号及传输系统对于外来的EMI共模干扰对差分信号几乎没有影响,假设干扰前的新号电压为Vp_old,Vn_old, 干扰电压为Vn,如计算公式如式(1),(2),(3)所示,

Vp_new=Vp_old+Vn (1)

Vn_new=Vn_old+Vn (2)

Vd=Vp_new-Vp_new =(Vp_old+Vn)-(Vn_old+Vn)=Vp_old-Vn_old (3)

经过计算,差分信号对来自共模的干扰几乎有免疫性,但单端信号对外来的加性噪声信号却非常敏感。

由于差分对采用紧耦合结构,两个传输线上的形成的电磁场(波)具有相反的极性,因此电磁波紧紧耦合在一起,避免了电磁辐射。如图3

IMG_256

图3  LVDS示意图

  • 阻抗匹配,要求差分对传输的全程中实现阻抗匹配,根据电磁场及电磁波理论,电磁信号在传输中如果出现阻抗失配将会引起信号反射,因此在使用差分传输时,不仅要考虑单端信号的阻抗匹配,还要考虑差分阻抗的匹配。
  • 等长,差分对的使用要求正负两根传输线等长,使过渡区变化对称,从而增加有效解码区域。

差分信号在串行通信中的典型应用

差分信号在串行通信中有着非常广泛的应用,典型应用有PCIE中的gen1,gen2,gen3,gen4,gen5. SATA接口,USB接口等。串行通信是本章研究的重点,目前在器件之间以及板间通信主要采用串行通信。串行通信的特点是硬件线路简单,可靠性高,距离远,速度高。如PCIE的GEN4目前单通道可以达16Gbps.串行通信又通常采用单端和差分两种情况。单端通信如UART(Universal Asynchronous Receiver/Transmitter),虽然结构简单,但一般通信速率比较低,抗干扰能力差。差分信号抗干扰能力强,通信速度高。典型的电气接口标准LVDS(low voltage differential signaling)如图3所示,就是目前使用最广泛的接口标准之一。

2. LVDS 的信号流向及环流

图4 LVDS 驱动与信号流向

  • 正向:从图4 可以看出,当端口A+为高电平,A-为低电平时,Q2,Q3导通,Q1,Q4截止,3.5mA从电流源IsT经过Q2流到终端电阻Rterm,再经过传输线流到Q3, 最终经过电流源IsB到地。此时在Rterm形成的压降为V+ – V- =350mV.
  • 负向:从图4 可以看出,当端口A-为高电平,A+为低电平时,Q1,Q4导通,Q2,Q3截止,3.5mA从电流源IsT经过Q1流到终端电阻Rterm,再经过传输线流到Q4, 最终经过电流源IsB到地。此时在Rterm形成的压降为V+ – V- =-350mV.
  • 发送端与终端电阻之间是电流环的控制方式,环路电流为3.5mA。
  • 差分电压的摆幅为350mV , 一般控制最大值不超过400mV.
  • 接收器一般是带有回滞特性的比较器,一般当Vd>100mV 时接收器输出为1,当Vd<-100mV 时接收器输出为0. 当 -100mV<Vd<100mV时处在转换区,对应的逻辑电平没有定义,可能高电平,也可能低电平。

3. LVDS接口信号的特点

LVDS之所以成为目前高速I/O接口的首选信号形式来解决高速数据传输的限制,就是因为它在传输速度、功耗、抗噪声、EMI(Electromagnetic Interference)等方面具有优势,具体特点描述如下:

①高速传输能力。在ANS/EIA/EIA-64定义中的LVDS标准,理论极限速率为1.923Gbps,恒流源模式、低摆幅输出的工作模式决定着LVDS具有高速驱动能力。目前LVDS的速度已经达到3Gbps.

②低功耗特性。LVDS器件是用CMOS工艺实现的,而CMOS能够提供较低的静态功耗;当恒流源的驱动电流为3.5mA,负载(100Ω终端匹配)的功耗仅为1.225mW,整体功耗在供电电压为2.5V时为8.75mW;LVDS的功耗是恒定的,不像CMOS收发器的动态功耗那样相对频率而上升。恒流源模式的驱动设计降低了系统功耗,并极大地降低了频率成分对功耗的影响。虽然当速率较低时,CMOS的功耗比LVDS小,但是随着频率的提高,CMOS的功耗将逐渐增加,最终需要消耗比LVDS更多的功率。通常,当频率等于200MSps时,LVDS和CMOS的功耗大致相同。

③供电电压低。随着集成电路的发展和对更高数据速率的要求,低压供电成为急需。降低供电电压不仅减少了高密度集成电路的功率消耗,而且减少了芯片内部的散热压力,有助于提高集成度。LVDS的驱动器和接收器不依赖于特定的供电电压特性,这决定了它在这方面占据上峰。目前LVDS及sub LVDS的供电电压为2.5V和1.8V。

④较强的抗噪声能力。差分信号固有的优点就是噪声以共模的方式在一对差分线上耦合出现,并在接收器中相减,从而可消除噪声,所以LVDS具有较强的抗共模噪声能力。

⑤有效地抑制电磁干扰。由于差分信号的极性相反,它们对外辐射的电磁场可以相互抵消,耦合得越紧密,泄放到外界的电磁能量就越少,即降低了EMI。

⑥时序定位精确。由于差分信号的开关变化是位于两个信号的交点。而不像普通单端信号依靠高低两个阈值电压判断,因而受工艺,温度的影响小,能降低时序上的误差,有利于高速数字信号的有效传输。

⑦适应地平面电压变化范围大。LVDS接收器可以承受至少1V的驱动器与接收器之间的地的电压变化。由于LVDS驱动器典型的偏置电压为+1.2V,地的电压变化、驱动器的偏置电压以及轻度耦合到的噪声之和,在接收器的输入端,相对于驱动器的地是共模电压。当摆幅不超过400mV时,这个共模范围是+0.2V ~ +2.2V,进而,一般情况下,接收器的输入电压范围可在0V ~+ 2.4V内变化。

正是因为LVDS具有上述的主要特点,才使得HyperTansport(by AMD),Infiniband ,PCI-Express(by Intel)等第三代I/O总线标准(3G IO)不约而同地将低压差分信号(LVDS)作为下一代高速信号电平标准。

作业题:

  1. 查看资料,列出USB2.0的差分信号的差分幅度及共模电压。
  2. sub LVDS 的摆幅与共模电压是多少?
  3. mini LVDS 摆幅与共模电压?
  4. M-lvds有何特点?

 

Posted in FPGA, FPGA 教材教案, FPGA硬件资源, 教材与教案, 文章

发表评论

您的电子邮箱地址不会被公开。

Leave the field below empty!

相关链接