数字集成电路设计中的标准单元库介绍
标准单元库 ( Standard Cell library):
标准单元库是底层电子逻辑功能的集合，例如AND，OR，INVERT，触发器，锁存器和缓冲器。这些单元被设计为高度固定，宽度可变的全定制单元。这些库的关键方面是它们具有固定的高度，这使它们可以成行放置，从而简化了自动数字布局的过程。标准单元通常是经过优化的全定制布局，可最大程度地减少延迟和面积。
典型的标准单元库包含两个主要组件：
库数据库-由许多视图组成，通常包括版图，示意图，符号图，抽象以及其他逻辑或仿真视图。以此作为出发点，可以导出各种信息的多种格式，包括Cadence LEF 格式和Synopsys Milkyway格式，这些格式包含有关单元版图的简化信息，满足用于自动布局布线工具。
时序抽象-通常以Liberty格式提供每个单元的功能定义，时序，功耗和噪声信息。
图 1 几种逻辑门的标准单元
标准单元库包含以下的逻辑门或模块：
Basic gates (AND, OR, NAND, NOR, INV, EXOR, EXNOR)
MUX
HA, FA
Special cells (Fillers, Tap cells, End Cap, De Caps)
Tie Cells
Metal Eco-able cells
AOI/OAI
Boolean function cells
Flops (Normal D flip flop, Scan-able flop with set / reset)
Clock gate
标准单元库可能还包含以下附加组件：
单元的完整布局布线
标准单元的 Spice 模型
Verilog 模型或 VHDL-VITAL 模型 ( VITAL,VHDL Initiative Towards ASIC Libraries) 面向ASIC的VHDL模型基准)
寄生参数提取模型
DRC规则平台
图 2 布局中的标准单元库
“标准” 的含义：
高度一样
不同大小的逻辑门通过不同宽度来平衡
走线规格一致
方便自动布局布线工具
通常有7，8， 12 通道的；通道数越多，表示布线资源越多，占用面积也越多
图 3 标准单元库的构成
图 4 标准单元库特征
